ADC와 FPGA를 PCB line으로 연결할 때 연결되는 pin이 Data 와 클럭이다. PCB line을 그릴 때 데이터 라인과 클럭라인의 길이를 얼마나 비슷하게 맞추어야 하는지 가늠이 안될 때는 ADC의 데이터 시트를 보면 알 수 있다. 예제는 다음과 같다. ADC의 클럭 입력 신호의 rising edge일 때, ADC Vin에 입력된 아날로그 신호가 ADC를 거쳐 이산화 된 디지털 신호로 나온다. D0~D15 데이터 pin에서는 이산디지털 데이터가 나오고 DCO 클럭 pin에서는 클럭이 출력된다. 입력 클럭 rising edge 기준으로 출력 데이터와 출력 클럭이 나오는 시간은 위에서 언급되어 있다. tpd : 입력 클럭 rising edge 으로 데이터 신호가 나오는데 걸리는 소요시간, 290p..