ADC의 출력 데이터라인과 출력 클럭의 PCB line 라우팅 조건

ADC와 FPGA를 PCB line으로 연결할 때 연결되는 pin이 Data 와 클럭이다.

PCB line을 그릴 때 데이터 라인과 클럭라인의 길이를 얼마나 비슷하게 맞추어야 하는지 가늠이 안될 때는 ADC의 데이터 시트를 보면 알 수 있다.

 

예제는 다음과 같다.  

 

 

ADC의 클럭 입력 신호의 rising edge일 때, ADC Vin에 입력된 아날로그 신호가 ADC를 거쳐 이산화 된 디지털 신호로 나온다.

 

D0~D15 데이터 pin에서는 이산디지털 데이터가 나오고

 

DCO 클럭 pin에서는 클럭이 출력된다. 

 

입력 클럭 rising edge 기준으로

출력 데이터와 출력 클럭이 나오는 시간은 위에서 언급되어 있다.

 

tpd : 입력 클럭 rising edge 으로 데이터 신호가 나오는데 걸리는 소요시간, 290ps

tdco : 입력 클럭 rising edge 으로 클럭 신호가 나오는데 걸리는 소요시간, 290ps

tskew :

ADC가 출력한 데이터를 FPGA가 수신한다고 보자

ADC와 FPGA 사이에 PCB line을 그린다고 하면 t-skew 조건을 지켜야 한다.

D0~D15 pin의 신호가 DCO 신호보다 먼저 FPGA에 도착해야 한다.

D0~D15 pin의 신호는 DCO 신호보다  최소 80ps부터, 최대 480ps 빨리 도착해야 한다.