망고토마토

AN-1865 Frequency Synthesis and Planning forPLL Architectures, HMC1033의 데이터 시트를 참고하였다.  PLL 입력 신호 주파수가 10MHz이고, PLL의 출력에서 245.76MHz 신호를 생성하고 싶다면, 다음과 같이 설정한다.

ADC의 SNR: ADC의 신호대 잡음비는 무엇인가?  ADC는 continuous 신호를 샘플링 과정을 통해 discrete 신호로 변경한다. ADC가 출력한 discrete 신호에는 continuous 신호에 대한 정보와 잡음도 있다. 이 잡음은 어디에서 생기는 것인가?RF 부품 SNR의 잡음 중 큰 부분을 차지 하는 것이 열잡음이다. ADC 부품에서 언급하는 잡음은 Quantization 오차에 의한 잡음이다.  다음 그림과 같이 ADC가 샘플링한 신호를 몇 비트로 표시하는가에 따라 Quantization 오차가 다르다. 높은 비트수를 사용할 수록 Quantization 오차는 줄어들기 때문에 잡음은 감소하고 ADC의 SNR성능은 높아진다. 샘플링한 신호의 전력과 Quantization 오차에 의한..

ADC의 입력 부분에 RF transformer가 사용되는 것을 보고, 왜 transformer가 RF 회로에 사용되는지 잘 안 와닿았다. RF transformer는 또한 Balun(Balance to Unbalnce)의 역할로도 사용된다. RF transformer는 우리가 물리, 전기 시간에 배웠던 변압기와 다른것인가? 라는 생각도 들었다. 우리가 배웠던 변압기부터 RF 회로에 사용되는 RF transformer까지 어떻게 쓰이는지 정리해보았다.   transformer는 변압기라는 말로 불린다. 변압, 전압을 변경한다는 말이다. 변압기는 전압의 크기를 변경할 수 있다.변압기는 직류 전압이 아니라 교류전압을 변경한다.권수(권: 말 권. 말려있다, 수: 셀 수, 숫자를 세다.) - 말려 있는 수, 코..

chrome-extension://oemmndcbldboiebfnladdacbdfmadadm/https://www.analog.com/media/en/training-seminars/tutorials/MT-001.pdf ADC의 SNR이 무엇이고, SFDR의 개념과 어떤 차이가 있는지에 대해 정리한 글이다. 참고한 자료는 analog device사의 MT-001이다. ADC SNR의 잡음 중 큰 부분을 차지 하는 것이 quantization error에 의한 잡음이다. quantization error에 의한 잡음을 다음 그림의 톱니바퀴 같은 모양의 신호로 볼 수 있다. quantization error에 의한 잡음을 다음 그림과 같이 수학적으로 표현할 수 있다. quantization error의 ro..

Quantization 잡음 전력과 ADC에 입력된 신호의 correlation이 된다면? 시간영역에서 rms 값으로 계산한 quantization 잡음전력은 q/√12이다. 잡음전력을 계산할 때 가정한 것이 잡음 전력은 ADC에 입력된 신호와 uncorrelated되어 있다는 점이다. 하지만 샘플링 클럭과 입력된 신호는 harmonically하게 연관 되기도 한다. 샘플링은 quantization 잡음을 생성하기 때문에, quantization 잡음은 입력된 신호와 correlation 되기도 한다. 이 경우, 샘플링된 신호를 주파수영역에서 보았을때, , 입력 신호의 harmonic 주파수 부분에 잡음전력이 집중 분포한다. 하지만 이 경우에도 quantization에 의한 총 잡음전력은 대략적으로 q/..

이번에는 ADC 특성 중 DNL과 INL에 대해 알아보다가 TI사의 slaa587, key parameter, AD9652 문서내용을 참고하여 정리하였다. - DNL(Differential Nonlineartiy) ADC에 입력한 아날로그신호 크기를 증가시키면 ADC가 출력하는 샘플링 값 또한 커진다. ADC가 출력하는 샘플링값이 1LSB씩 올라갈 때, 이 1LSB를 올리는데 필요한 아날로그 신호의 크기가 계속 일정한지를 나타내는 지표이다. ※1LSB : ADC가 샘플링된 값을 표현하는 최소 단위 예를 들어 아날로그 신호가 1V 증가하면 샘플링 된 값이 001(이진수) 씩 증가하는 3비트 ADC를 설계했다고 보자. 그렇다면 아날로그 신호의 크기를 계속 증가시켜보자, 1V를 증가할 때마다 001씩 증가해야..

ADC 성능 지표 중 SFDR(dBC)과 SFDR(dBFS)의 차이에 대해 정리하였다.  출처 :TI 사의 ADC "Key parameter"출처 :아날로그 디바이스사의 AD9652 데이터시트를 보고 정리하였다.  SFDR은  Supurious Free Dynamic Range이다.   SFDR(dBc)와 SFDR(dBFS)의 차이 두 성능지표 모두신호를 제외한  Spur 중에 가장 큰 spur(worst spur)의 level과 입력 신호의 차이를 표현한 값이다. SFDR(dBc)은 입력 신호인 Carrier 신호의 전력과 worst spur level의 차이를SFDR(dBFS)은 ADC에 입력가능한 신호의 최대 전력(full input scale range)과 worst spur level의 차이를의..

ADC에 사용되는 클럭에 jitter가 있다면 ADC의 성능에 어떻게 영향을 미칠까? 아날로그 디바이스사의 aperture uncertainty and ADC system performance (AN-501)문서를 읽고 정리하였다. aperture uncertainty라는 용어는 clock jitter를 대신하여 사용된다. aperture uncertainty는 ADC가 아날로그 신호를 샘플링할 때 샘플과 샘플 사이의 간격의 변화 정도를 말한다 aperture uncertainty는 시스템에 3가지 영향을 미친다. 1. 시스템 노이즈 증가 2. 샘플링 된 신호의 실제 위상에 영향을 줌 > error vector magnitude에 영향 3. Inter symbol interference에 영향을 줌 클럭..

위와 같이 장비를 구성한 다음 신호발생기에서 200MHz +1Hz를 발생하였다. 장비 2의 ADC와 DDS를 이용하여 200MHz +1Hz 신호를 1Hz baseband 신호로 내리고 싶다. 하지만 위와 같이 장비를 구성한다면 1Hz의 baseband 신호를 얻기 쉽지 않다. 왜냐하면 장비 1과 장비 2의 클럭이 동기가 되어 있지 않기 때문이다. 장비 1이 생성한 200MHz +1 Hz를 down conversion할 때 사용한 장비 2의 150MHz와 50MHz 신호가 장비 1의 클럭과 동기가 되어 있지 않다. 장비2가 생성한 150MHz와 50MHz 클럭 신호가 장비1이 기대하는 150MHz, 50MHz 클럭 신호가 아니다. 장비2가 생성한 150MHz, 50MHz는 장비 1이 보았을 때 150MHz..

ADC의 성능을 결정하는 주요 지표인 SNR과 SFDR에 대한 설명이다.    위와 같이 FFT를 이용하여 스펙트럼 데이터를 얻고 ADC의 주파수 특성을 측정한다.  이 때  FFT의 개수를 몇개로 하는가에 따라 스펙트럼의 noise floor 레벨이 달라진다.   위 그림에서 몇개의 용어정리를 하면  FFT noise floor = FFT를 통해 얻은 스펙트럼의 noise floor  SNR(Signal to Noise Ratio) = ADC의 SNR = ADC의 이론적 SNR 수식 = 6.02N + 1.76  FFT processing Gain = FFT 개수에 따른 FFT processing gain : FFT 개수가 많을 수록 Gain이 크다.  FFT noise floor = SNR + FFT ..