ADC의 input full scae range를 전력으로 표현하면 ?
대부분의 ADC의 데이터 시트를 보면, ADC의 input full scale range는 전압으로 표시 되어있다. Vpp(differential 전압), Vp(single ended 전압)으로 표시되어 있다. 그 이유는 기본적으로 ADC는 전압을 샘플링하는 하드웨어이기 때문이다. ADC의 input full scale range는 입력가능한 신호의 최대 크기를 말한다. ADC에 input full scale range의 전압을 넘는 신호가 들어오면 다음과 같이 신호가 clipped 또는 포화 된다
따라서 input full scale range를 전압이 아니라, 전력으로 표현할 때 다음 식을 이용한다.
Signal Power(mW)= ((Vrms^2)/Rin) in units of mWatts Signal Power
= 10 x log(((Vrms^2)/Rin) x 1000mW/Watt)
ADC의 입력 임피던스가 50옴이고, input full scale range가 2.5 Vpp이면, 이것은 전력으로 표현하면 11.9dBm이다.
2.5Vpp = 1.25 Vp = 0.883 Vrms
Signal Power (dBm) = 10 x log((Vrms^2)/Rin) + 30dBm
= 10 x log((0.883)^2/50) + 30dBm = -18.0704 +30 = 11.9 dBm
ADC가 샘플링한 이산 신호로 확인 가능한 RF 신호의 최소전력은 몇인가 ?
ADC의 입력 신호의 주파수, 샘플링 주파수에 따른 SFDR 성능, Processing Gain(FFT 개수)에 따라 결정된다.
위 그림에 따르면 입력신호의 주파수가 185.1MHz인 경우, ADC의 SFDR 성능은 86dB이다.
SFDR 측정시 사용한 FFT 샘플 개수 : 32K 이며, processing gain[ 10log(FFT샘플개수/2) ]은 42dB이다.
ADC fs : 210MSPS, ADC의 입력 신호 주파수가 185.1MHz이면, ADC가 샘플링한 이산 신호로 확인 가능한 RF 신호의 최소전력 값은 ??
11.9dBm(ADC의 input full scale range 전력)에서 86을 빼면 -74.1dBm이 된다.
참고자료
- AD9643 데이터 시트
- AN-835 application note, Analog Device
'ADC' 카테고리의 다른 글
장비 간 클럭 동기화가 필요한 이유 (0) | 2023.06.01 |
---|---|
ADC의 SNR과 SFDR의 차이 (0) | 2023.05.31 |
ADC의 출력 데이터라인과 출력 클럭의 PCB line 라우팅 조건 (2) | 2023.03.31 |
ADC 데이터의 검증사항 (0) | 2022.07.26 |
아날로그 신호를 디지털신호로 바꾼다는 것 -3 (0) | 2021.12.19 |