망고토마토

본 내용과 그림은 TI 사의 JESD204B 설명자료를 참고하였습니다 JESD 204B의 데이터 전송과정이 어떻게 진행되는지를 다음 그림에서 확인할 수 있다. JESD204 TX 모듈과 RX 모듈, 클럭 제너레이터로 구성되어 있다. TX 모듈과 RX 모듈 모두 Transport layer, Link layer, Physical layer로 구성되어 있다는 점은 같으며, 통과하는 layer의 순서가 다르다. JESD204를 지원하는 ADC가 JESD204 TX 모듈을 가지고 있으며 ADC가 보낸 데이터를 수신해야하는 FPGA가 JESD204 RX 모듈을 가지고 있다. JESD204 부분을 구현하면서 알아야할 부분이 Physical layer, Link layer, Transport layer이다. 이 글에..

JESD204 통신의 필요성 JESD204는 ADC가 출력한 데이터 또는 DAC에 입력할 데이터를 FPGA가 손실없이 받거나 또는 보낼 때 이용하는 통신 방식이다. JESD204는 JEDEC이 Data converter(ADC or DAC ...)를 위해서 만든 serial interface이다. jesd204b를 접하게 된 계기는 회사에서 2채널 ADC를 FPGA에 연결한는 업무를 받았을 때였다. 기존의 ADC 칩(~250MHz Sampling rate)과 FPGA는 LVDS라인으로 연결되어 있었다. 또한 비트마다 LVDS lane 1개를 FPGA에 연결했어야 했다. 그림 1처럼.. ADC가 14비트 data converter라면, ADC와 FPGA는 LVDS lane이 14개가 연결되어 있다. 즉 비..

DMA 과정을 정리한 것입니다. Xilinx dma 통신 과정 영상을 보고 요약한 자료입니다. https://www.xilinx.com/video/technology/getting-the-best-performance-with-dma-for-pci-express.html

참고자료 http://www.panoradio-sdr.de/analog-digital-conversion/ Analog-to-Digital Conversion - Basics on analog-to-digital conversion for software defined radios covering the sampling theorem, undersampling and the clock jitter issue. www.panoradio-sdr.de 앞선 글에서 언급했던 aliasing 현상이 꼭 문제가 되는 것은 아니다. 아날로그 신호를 샘플링할 때 샘플링주파수를 일부러 낮게하고 샘플링조건을 만족 못하게 하기도 한다. 이러한 방법을 undersampling( IF or bandpass sampling)이라..

아날로그 신호를 디지털 신호로 변경한다. 이것은 ADC라는 칩이 수행한다. ADC의 성능은 ADC가 출력한 디지털화 된 신호가 본래 아날로그 신호의 정보를 얼마나 잘 표함하고 있는지를 결정한다. 아날로그 신호의 샘플링을 이야기 할 때 난 보통 시간축에 대한 샘플링만 생각을 했었다. 하지만 아날로그 신호를 샘플링한다는 것은 아날로그 신호의 2가지 정보를 샘플링하는 것이다. 1. 아날로그 신호의 시간축 2. 아날로그 신호의 진폭 1번은 adc의 sampling frequency가 결정한다 아날로그 신호의 시간축을 얼마나 잘게 잘게 쪼갤지 정한다 2번은 adc의 비트수가 결정한다. 아날로그 신호의 진폭 또한 시간축과 마찬가지로 adc를 거치며 잘게 잘게 쪼개진다. adc의 비트수가 클수록 adc가 출력한 디지..

참고자료 http://www.panoradio-sdr.de/analog-digital-conversion/ 샘플링이론 아날로그 신호를 샘플링한다면 얼마나 빠른 주기로 해야할까? 이것에 대한 답이 샤논의 샘플링 이론이다. 샤논의 샘플링 이론을 만족한다는 말은 다음과 같다. fs > 2×f (high) fs : 샘플링 주파수 f (high ): 아날로그 신호(샘플링의 대상이 되는)의 구성 신호들의 주파수 중 가장 큰 주파수 예를 들어 아날로그 신호 a는 다양한 주파수( f0, f1, f2,)를 가진 신호들로 구성되어 있다. f2가 가장 큰 주파수이다. a 신호를 주파수 정보 손실없이, 시간축샘플링을 한다면 얼마나 빨리 해야할까? 위 이론에 따라 fs > 2x f2 이어야 한다. 샘플링된 디지털신호를 다시 아..

lspci를 하면 검색되는 것이 PCIe의 root 역할과 endpoint가 다 검색이 된다. link status를 보고 실제 몇 GT/s 로 연결되어 있는지 확인할 수 있다. xilinx pcie lane을 4개로 하고 속도를 8GT/s로 설정한 것이다. 프로세서 RCW에서 5GT/s로 설정해두어서 link status가 위와 같았다. 그래서 프로세서의 PCIe 관련 속도를 8GT/s로 올리고 다시 부팅을 해보았다.