반응형
본 문서에서는 Deterministic latency 측정 과정에 대해 나열하였다.
TI_deterministic_latency.pdf
1.20MB
다음과 같은 JESD204B 통신이 구성된 상태에서 Deterministic Latency를 측정하려 한다.
Deterministic Latency의 측정 세팅은 다음과 같다.
위 그림에 잘못된 부분이 있는데 Frame cycle = 10 * 2 / 7372.8 Mbps가 맞다.
보드 기판내에서 신호(전파)가 이동하는데 소요시간에 대해서 잠깐 정리해보았다.
자유공간에서 2.5cm(1인치)를 빛이 이동하는데 걸리는 시간은 83ps이다.
그런데 FR4 기판에서 2.5cm를 움직인다면 소요시간은 어떻게 될까? FR4의 유전률은 대략 4.4이다. 그래서 FR4에서 빛의 이동속도 = 자유공간 빛 이동속도 / root(유전율)이다.
즉 자유공간의 빛속도의 약 1/2배가 된다. 그래서 FR4 2.5cm 소요시간은 약 166ps이다.
위의 예시에서 Rogers4350의 유전율은 3.48이다. 위 기판 2.5cm에서 빛의 이동 소요시간은 약 150ps이다.
반응형
'FPGA - 프로세서 그리고 데이터의 이동 > JESD204' 카테고리의 다른 글
| 4. JESD204 데이터 전송 수행 과정 (0) | 2022.04.03 |
|---|---|
| 1. JESD204B의 시작 (0) | 2022.04.01 |
| JESD204B - Total Link Latency(=Deterministic Latency)의 계산 (0) | 2021.08.27 |
| JESD204B - Deterministic latency를 조정할 수 있는 수단 (0) | 2021.08.27 |
| JESD204B - SYSREF의 주파수 설정 (0) | 2021.08.26 |