반응형
AN-1865 Frequency Synthesis and Planning forPLL Architectures, HMC1033의 데이터 시트를 참고하였다.
PLL 입력 신호 주파수가 10MHz이고, PLL의 출력에서 245.76MHz 신호를 생성하고 싶다면, 다음과 같이 설정한다.
반응형
'ADC' 카테고리의 다른 글
| ADC의 SNR, Processing Gain (1) | 2024.09.12 |
|---|---|
| Transformer에서 변압기, RF transformer, Balun, 임피던스 매칭 까지 (0) | 2024.05.06 |
| ADC의 SNR과 SFDR의 차이점 2 (0) | 2023.12.05 |
| ADC 잡음전력, 잡음과 input 신호 사이의 correlation (0) | 2023.06.12 |
| ADC 특성 중 DNL과 INL (0) | 2023.06.12 |