반응형
JESD204를 지원하는 ADC의 데이터시트를 읽으면서 든 의문점은
내가 이 ADC를 사용한다면 출력 데이터 속도는 얼마인가? 였다.
JESD204B의 속도의 지원범위는 315Mb/s~ 12.5Gb/s지만 제조사마다 최고 지원속도가 달랐다.
AD9250은 2채널 16 비트 ADC로 샘플링속도가 최대 250MHz이며 JESD204B class1을 지원하는 ADC 칩이다.
AD9250의 lane당 데이터 속도는 얼마일까?
위 그림은 AD9250의 ADC 1채널에 대해서만 그린 것이다.
ADC 내부에는 16비트 ADC와 JESD204 TX 모듈이 있다.
- ADC가 250MHz로 샘플링을 수행하면 초당 250MHz X 16 비트의 데이터가 발생
- 발생한 데이터는 8b/10b 인코딩 과정을 수행하는 JESD204 TX 모듈을 통과
- 최종적으로 250MHz X 16 비트 X (10/8) = 5Gbps 데이터가 발생
* JESD204B TX모듈은 16비트 ADC에서 받은 데이터에 8b/10b 인코딩을 수행함.
'FPGA - 프로세서 그리고 데이터의 이동 > JESD204' 카테고리의 다른 글
| JESD204B - SYSREF의 주파수 설정 (0) | 2021.08.26 |
|---|---|
| JESD204B - Deterministic latency (0) | 2021.08.26 |
| 3.1 JESD204 구현에 필요한 하드웨어 (0) | 2021.07.06 |
| 3.2 JESD204 구현에 필요한 하드웨어 - SYSREF, SYNC (0) | 2021.06.04 |
| 3.3 JESD204 구현에 필요한 하드웨어 - Clock (0) | 2021.05.22 |