differential impedance란??

칩의 LVDS 규격을 보다보면 differential line의 경우에는 몇 옴으로 해라~ 라는 말이 있다.

예를 들어 Differential impedance를 clock line의 경우 100옴, PCIe line의 경우 85옴, USB의 경우 90옴으로 제작해라 라는 것이다. 

 

> Differential impedance는 무엇인가?

Differential impedance는 신호라인이 2개일 때, 2개의 line에 전압을 differential하게 입력하였을 때의 임피던스를 말한다.

인터넷에서 검색해보면 다음과 같이 differential 임피던스에 대해 언급한다.

The differential impedance is simply twice the odd-mode impedance of each trace.

2개의 line이 있는 상태에서, 각 line의 odd mode impedance를 2배 한 값이 differential impedance이다.

Odd mode impedance의 의미는 2개의 전송선 line에 각각 + 전압과 –전압을 입력하였을 때의 임피던스다.

 

 

Oddmode impedance에 대해 말로만 설명하면 부족한 것 같아서 다음 자료를 인용하였다.

 

Oddmode 임피던스에 대한 자료의 출처 : http://pcbart.kr/index/s5/s5_2.php?wr_id=53&page=4&page=4

 

 

다음 자료에서 differential-mode impedance부분을 보자

 

2개의 전송선에 각각 +V, -전압을 전송하는 것

= differential 하게 전기신호를 전송한다는 것

= Odd mode

 

Differential impedance를 100옴으로 해주세요 

= 2개의 PCB line에 대해서 odd mode일 때의 differential 특성임피던스(Zdiff)를 100옴으로 설계한다. 

 

> Differential line의 회로 소자 표현

differential line을 회로소자로 표현을 하였다. 이를 바탕으로 odd mode 임피던스는 다음과 같이 표현할 수 있다.

인용자료 : https://www.signalintegrityjournal.com/blogs/12-fundamentals/post/1665-what-is-differential-impedance-and-why-do-we-care

2개의 line이 가까울수록 mutual Capacitance가 커지므로, odd mode impedance는 감소한다. 따라서 differential impedance도 감소한다.

> High speed signaling standard에서 differential impedance는 어떻게 언급이 될까?

differential하게 신호를 전송하는 것은 높은 속도로 신호를 전송할때 사용된다.
높은속도로 전기신호를 전송하기 위해서 여러가지 규격(High speed signaling standard)이 개발되었는데 예를 들면 다음과 같다.

인용자료:
https://www.nwengineeringllc.com/article/impedance-matching-for-high-speed-signals-in-pcb-design.php

LVDS (Low-Voltage Differential Signaling): High input impedance, uses a parallel resistor at the receiver to match the receiver’s input impedance to each of the 50 Ohms traces in the differential pair. For DC coupling, the simplest method is double termination, where a 100 Ohms resistance is placed across the differential terminals to match to the differential impedance of the differential pair.

CML (Current Mode Logic): Specified input and output impedance of 50 Ohms, which is referenced to the single-ended impedance of each trace in a differential pair. CML chips may not have input termination resistors and require pull-up and pull-down resistors to match the input level to the Vdd level on the chip (see the application notes linked below).

PECL (Pseudo-Emitter Coupled Logic): Traces have 100 ohm differential impedance and 50 Ohms single-ended impedance. Outputs have low impedance (~5 Ohms), which requires pull-up/pull-down resistors for impedance matching.

HSTL (High Speed Transceiver Logic): There are four classes of HSTL for signaling between CMOS and BiCMOS devices, each requiring different termination methods.

PCIe: From PCI-SIG standards, PCIe Gen1 has 100 Ohms differential impedance, and Gen2 and higher have 85 Ohms differential impedance. For PICMG COM Express designs, traces on the bus must have differential impedance of 92 Ohms (COMCDG Rev. 1.0) or 85 Ohms (COMCDG Rev. 2.0 and 3.0).

Ethernet: Ethernet lines are differential pairs with 100 Ohms differential impedance with single-ended impedance of 50 Ohms.
>> 이더넷 통신에 사용하는 전송선로는 differential 라인을 사용하며 각 라인의 임피던스는 50옴이며 differential 임피던스는 100옴이다.

USB: 50 Ohms characteristic impedance, differential impedance matching at 90 Ohms, which matches the differential impedance of a USB cable.

usb의 differential 전송선로의 differential 임피던스는 90옴이며, 각 라인의 임피던스는 50옴이다.

There are other high speed interfaces used in computer peripherals that are related to those shown above;

LVPECL (low-voltage PECL) is one example. If you need to connect between different high speed differential signaling standards (e.g., LVDS driver to a PECL receiver), there is a certain network of pull-up and pull-down resistors you can use to ensure impedance matching. Take a look at this application note from Maxim Integrated and this application note from Renesas to see how this is done for the common high-speed interfaces