FPGA - MGT bank의 신호 지원 규격

MGT bank는 고속 통신을 지원하는 트랜시버이다. 

Xilinx 제품군별로 GTY, GTH 등으로 불린다. 

 

MGT bank의 신호 부분에는 TX line, Rx line, Clock line이 있다.

 

Clock line 은  MGTREFCLK0P MGTREFCLK0N 로 명명되어 있다.

input, output으로 사용가능하며, LVDS, LVPECL을 지원한다. 

 

TX line, RX line은 MGTHRXP[3:0]/MGTHRXN[3:0], MGTHTXP[3:0]/MGTHTXN[3:0]로 명명되어 있다.

 

General IO pin (HP bank, HR bank)에 있는 pin들은 신호 규격을 변경할 수 있지만 , 이 Pin들은 프로그램에서 변경이 불가하며 오직 CML만 지원한다. 그래서 FPGA 코딩시 이 Pin들의 신호규격에 대해 따로 정의할 필요가 없다. 

 

참고로 General IO pin들은 신호규격을 변경할 수 있으나, CML은 지원하지 않는다.