반응형
lspci를 하면
검색되는 것이 PCIe의 root 역할과 endpoint가 다 검색이 된다.
link status를 보고 실제 몇 GT/s 로 연결되어 있는지 확인할 수 있다.
xilinx pcie lane을 4개로 하고 속도를 8GT/s로 설정한 것이다.
프로세서 RCW에서 5GT/s로 설정해두어서 link status가 위와 같았다. 그래서 프로세서의 PCIe 관련 속도를 8GT/s로 올리고 다시 부팅을 해보았다.
반응형
'FPGA - 프로세서 그리고 데이터의 이동 > PCIe' 카테고리의 다른 글
| PCIe 장치 인식 과정 (0) | 2024.07.31 |
|---|---|
| PCIe slot에 꽂힌 FPGA 카드를 CPU가 인식하는 과정 (0) | 2024.03.11 |
| FPGA의 PCIe에 접근에 필요한 file descriptor는 무엇인가? (1) | 2024.02.05 |
| PCIe 통신 - Configuration Space, Base Address Register 개념 (2) | 2021.07.23 |
| PCIe 속도 그리고 속도의 결정 (0) | 2021.07.21 |